050621_04
デジカメ向け0.5ミリの狭ピッチで複数のパッケージを積層し実装面積を42%削減した３次元システム・イン・パッケージ  シャープは業界で初めて複数のパッケージを接続端子0.5ミリの狭ピッチで積層した３次元システム・イン・パッケージ「3D-SiP」を開発した。 ＤＳＰを搭載した下パッケージ（４２４ピン）と３２ＭＮＯＲ型フラッシュメモリーと、５１２ＭビットＳＤＲＡＭ（２５６ＭＳＤＲＡＭ×２）を搭載した上パッケージ（１６２ピン）とを積層して１パッケージ化した。 下、上両パッケージの接続端子のボールピッチを業界最狭の０・５ミリにすることにより、従来のＤＳＰと３２ＭＮＯＲ型フラッシュメモリー・２５６ＭＳＤＲＡＭの２パッケージ構成品に比べ実装面積を４２％削減できる。 まず、ＤＳＣ用システムＬＳＩとして上パッケージに３２Ｍフラッシュメモリー１チップ、２５６ＭＳＤＲＡＭ２チップ搭載の「ＬＲ３８６８３」と同各１チップ搭載の「ＬＲ３８６８２」を今月末にサンプル出荷し、７月から量産を開始する。 ともにパッケージサイズ14×14×1.7ミリ。４２４ピン。８、９月発売モデルに搭載される。０６年には携帯電話などのモバイル機器にも供給する計画。 ボールピッチを従来の0.65ミリから0.5ミリにすることで下、上パッケージのＢＧＡボールをパッケージの端に寄せることができた。下パッケージのパッケージ高さをボール高さ0.28ミリ+基板高さ0.2ミリ+モールド高さ0.19ミリのトータル0.7ミリＴＹＰに抑えた。 |
||||||||||||