060210_02MIT/TI

060210_02
　

日付		メーカー名	製品分類	分類	用途
2月10日	060210_02	MIT/TI	半導体集積回路	メモリー	デジタル情報家電用

65ナノメートルCMOSプロセスで超低消費電力の256キロビットSRAM

サンフランシスコで開催中のＩＳＳＣＣ（国際固体回路素子会議）で９日、マサチューセッツ工科大学（ＭＩＴ）の研究者が、テキサス・インスツルメンツ（ＴＩ）の最新の６５ナノメートルＣＭＯＳプロセスにより製造された超低消費電力の２５６キロビットＳＲＡＭの試作品を発表した。

このＳＲＡＭは、高性能と低消費電力の両立が不可欠なバッテリ駆動デバイス用に開発されたもので、業界で最も低電圧で動作し、ＴＩの電源管理技術「ＳｍａｒｔＲｅｆｌｅｘ」を応用している。

試作されたＳＲＡＭは、0.4ボルトというサブ・スレッシュホールド領域で動作し、従来の0.6ボルトのしきい値電圧をもつ６トランジスタのＳＲＡＭと比較し、漏れ電力が約５６％に削減されている。

ＴＩの６５ナノメートルプロセスによりパターン密度を大きくし、ビットセル当たり１０個のトランジスタを組み込み、動作電圧を0.4ボルトまで低下させることに成功した。