電波プロダクトニュース



070824_02
 
日付 メーカー名 製品分類 分類 用途
8月24日070824_02 Tilera 半導体集積回路 マイコン・DSP デジタル情報家電用

組込みネットワーキングやデジタル・マルチメディア市場向け64個の演算コアを8x8格子状に配列した世界最速の組込みプロセッサ


 【ニューヨーク支局】米マサチューセッツ工科大学(MIT)工学/コンピュータ科学学部のアナン・アガワル教授が04年に設立した新興企業、Tileraはこのほど、64個の演算コアを格子状に配列した世界最高速の組込みプロセッサ「TILE64」の出荷を開始した。

 同プロセッサは、Tileraのマルチコア製品「Tileプロセッサ」ファミリーの最初の製品。使用しているコアは、フル機能を装備したプログラム可能な汎用製品で、それぞれがLinuxなどのOSを独立して実行できる。

 64個のコアは8×8の格子状に並べられており、米インテルのデュアルコアプロセッサ「Xeon(ジーオン)」に比べ処理速度が10倍、ワット当たりの処理性能は30倍。米テキサス・インスツルメンツ(TI)の先進DSPと比べると、40倍の高速処理を実現するという。

 Tileraでは当初、組込みネットワーキング、デジタル・マルチメディア市場を対象に新プロセッサを提供していく考えだ。既に12社が、同プロセッサを採用している。

 Tileraのマルチコアプロセッサは、アガワル教授が開発したメッシュベースのアーキテクチャ「iメッシュ」を基に構築されている。それぞれのプロセッサコアに通信スイッチを置き、そのコアを格子状に配列することでバスを削除、効率的な2次元トラフィックシステムを作り出す。

 これにより、コア間通信の遅延時間を大幅に削減し、データ帯域幅を拡大することが可能となった。このアーキテクチャを採用すれば、搭載コアを数千単位まで拡張できる。

 「TILE64」に搭載したコアは、それぞれ1次/2次キャッシュメモリーを内蔵。動作周波数は600―900メガヘルツ。プロセッサにはこの演算コアとともに、DDR2メモリーコントローラ4個、ギガビット・イーサネットコントローラなどを含む一連の高速I/Oインターフェイス、プログラム可能なI/Oインターフェイスが統合されている。

 「TILE64」は通信分野では、スイッチやセキュリティ機器に組み込め、最大毎秒20ギガのL4―L7サービスを処理する。また、デジタル映像、マルチメディア分野では放送品質のストリーミング映像2本、高品質(HD)H・264エンコード、HD対応映像会議ストリーミング映像10本以上をシングルチップで処理できる。

 10000個一括受注時435ドルで提供中で、Tileraでは、36コアおよび120コアのプロセッサの提供も予定している。


| 全新製品情報 | 一般電子部品:製品別リスト |
|
電子デバイス:製品別リスト | 電子デバイス:用途別リスト|
|
ホームページへ戻る | 次データへ |