電波プロダクトニュース



080917_04
 
日付 メーカー名 製品分類 分類 用途
9月17日080917_04 日立 半導体集積回路 メモリー 通信インフラ用

0.7Vの低電圧動作で消費電力を半減できる新SRAM回路技術


 日立製作所は、各種IT(通信技術)機器に用いられるLSIの消費電力を約50%削減可能な低電圧動作のSRAM回路技術を開発した。LSIの省電力化を阻む要因であるSRAMに着目、その動的解析技術を開発し、動作電圧1.0Vから0.7Vに低減。ネットワーク機器にこの技術を適用した場合は35%の電力削減が可能という。IT機器の省電力化を高性能化と両立できる基本技術。実用化については、45ナノプロセス導入によるLSI生産の開始時期を想定している。

 近年、インターネットの急速な普及に伴いルーター、スイッチといったネットワーク機器やサーバー、PC、TVなどのIT機器の心臓部に搭載されるLSIの省消費電力化が、大きな問題になっている。

 2025年にはIT機器の消費電力は国内電力消費量の4分の1に達し、そのうちの3分の2をネットワーク・サーバーで占めるといわれる(総務省調査)。

 SRAMはナノメートルに達すると、避けることのできない物理的な原因で素子の特性が大きくばらつくため、LSI内のすべてのSRAMを動作させるには、LSIの動作電圧にマージンを持たせる必要がある。

 SRAMの微細化進展とともに、必要な動作電圧のマージンが増加、LSIの動作電圧を下げられず省電力化の大きな障壁となっている。

 そこで、時間経過に伴い動作電圧が変化する、実動作時と同様の条件でSRAMの動作を選べる“動的”な解析技術を開発し、動作電圧のマージンを適正化して低電圧のSRAMの設計を可能にした。

 さらに低電圧化を実現するため、SRAM動作中に生じるデータ破壊現象を低減し、読み出し特性を向上させる「短ビット線SRAM技術」と、SRAM内のメモリーセル動作の安定性を向上、低電圧での動作を可能にする「列単位基板制御SRAM技術」を開発した。

 同社は、今回の新技術の効果を確認するため、90ナノメートルプロセスを用い、1メガビットSRAM回路を試作、LSIの動作電圧を1.0Vから0.7Vに低減した。この結果、電力効率が約2倍向上し、LSIの消費電力を約50%低減できることを確認した。

 新技術は、15日から英国・エジンバラ市で開催中の欧州固体素子回路会議(ESSCIRC)で、同社中央研究所の山岡雅直研究員が発表する。


| 全新製品情報 | 一般電子部品:製品別リスト |
|
電子デバイス:製品別リスト | 電子デバイス:用途別リスト|
|
ホームページへ戻る | 次データへ |