65ナノプロセス採用の高性能・低消費電力の新FPGA「LatticeECP3」

　米ラティスセミコンダクターは２３日（現地時間）、高付加価値性を維持しながら業界最低レベルの低消費電力、低価格を実現したＦＰＧＡ「ＬａｔｔｉｃｅＥＣＰ３」を発表した。新製品は、富士通の最新低消費電力プロセス技術で量産に入っている。ＥＣＰシリーズの第３世代で、同社としては初の６５ナノメートルプロセス技術による製品だ。

　 ＥＣＰ３は、ＸＧＵＩジッタ規格準拠のマルチプロトコル３.２ギガｂｐｓＳＥＲＤＥＳ、ＤＤＲ３メモリーインターフェイス、パワフルなＤＳＰ機能、高集積オンチップメモリーなど、充実したロジックとメモリー規模を持つ。

　 さらに、最大１４９ＫＬＵＴまで提供しながら、消費電力や価格を競合他社のＳＥＲＤＥＳ搭載製品に比べ、約半分に抑えた。スタティック消費電力では８０％減少させている。

　 ＥＣＰ３は、最も高性能（ハイエンド）と低コストの中間に位置するアプリケーションにフォーカスして開発された。従って、ＥＣＰ３が主に対象とするアプリケーションは“消費電力とコスト要求の厳しい”無線通信インフラやワイヤライン通信アクセス機器、ビデオ・イメージ関連など大量の需要が見込まれる分野となっている。

　 ＥＣＰ３ファミリーは、５品種で構成する。ＥＣＰ３―７０（ＬＵＫ規模６７Ｋ）とＥＣＰ３―９５（同９２Ｋ）は既に量産出荷を開始、残る３製品についても今年半ばから年末にかけての出荷を予定している。

　 ＥＣＰ３のスムーズな市場導入を実現するために設計ツール「ｉｓｐＬＥＶＥＲ７.２サービスパック」も同時に発表している。

　 また、各種規格に対応するために供給する開発ボードは次の通り。

　 ▽「シリアルプロトコル・ボード」（ＤＤＲ２/ＤＤＲ３、ＰＣｌｅ、イーサネット）▽「Ｉ/Ｏプロトコル・ボード」（２ＤＤＲ３ＤＩＭＭ、ＳＰＩ４.２、ＡＤＣ/ＤＡＣ）▽「ビデオボード」（ＳＭＰＴＥ、７：１ＬＶＤＳ）。