28ナノプロセス採用の次世代FPGA「StratixVファミリー」

　米アルテラ社（日本法人＝日本アルテラ、東京都新宿区、日隈寛和社長）は、最先端の微細半導体加工技術「２８ナノプロセス」を用いる次世代ＦＰＧＡ「ＳｔｒａｔｉｘＶファミリー」を発表した。最高で毎秒１.６テラビット（＝１.６テラビットｂｐｓ）のシリアル伝送能力など高いバンド幅などを特徴にする。サンプル出荷は、１１年１―３月の開始予定している。

　ＳｔｒａｔｉｘＶは、ＴＳＭＣ（台湾積体電路製造）のｈｉｇｈ―ｋ材料、メタルゲートを用いた２８ナノプロセスを採用し、前世代品に比べ消費電力を３０％削減しながら高速動作に対応。最高速、最低消費電力のトランシーバを実現する。最速の２８ギガｂｐｓトランシーバでの消費電力はチャネル当たり２００ｍＷとなる。

　 トランシーバ以外でも７個の７２ビット幅毎秒１６００メガｂｐｓのＤＤＲ３メモリーインターフェイスや、１.６ギガｂｐｓ動作のＬＶＤＳチャネルなども搭載する。

　 またアーキテクチャ面でも、面積効率、ロジック集積効率を高める強化を実施。ＡＬＭ（アダプティブ・ロジック・モジュール）アーキテクチャは、最大規模のデバイスで最大８０万個のレジスタを追加し、ロジック集積効率を最大化している。

　 エンベデッドメモリーは最大５３メガビット、最大１１０万個のロジックエレメント相当のロジック容量、３６８０個の１８×１８ビット乗算器を実現する。

■ ４製品で構成
　 ＳｔｒａｔｉｘＶは４種の製品バリエーションで構成。「ＳｔｒａｔｉｘＶ　ＧＴ」は、２８ギガｂｐｓトランシーバを搭載し、１００ギガビットクラス以上の通信システム向け。「同ＧＸ」は幅広い用途を対象にした６００メガ―１２.５ギガｂｐｓ対応のトランシーバ搭載品。「同Ｅ」はＡＳＩＣ開発、エミュレーションなど向けのトランシーバ非搭載品となる。

　 「同ＧＳ」は、高性能ＤＳＰを求める用途向けでトランシーバは「同ＧＸ」と同等。ＤＳＰブロックは、処理量に応じて精度を可変できる業界初の「可変精度ＤＳＰブロック」を実現している。ＤＳＰの処理性能は１８４０メガＭＡＣＳまたは１千ギガＦＬＯＰＳ。

　 同社プロダクト＆コーポレートマーケティング担当のビンス・フー副社長は「ＳｔｒａｔｉｘＶは、従来になかったバンド幅を提供できる。集積度と高いハンド幅の飛躍的な向上で、ＡＳＩＣやＡＳＳＰに対抗する競争力が強化される」と語っている。