040816_06メンター・ジャパン

040816_06
　

日付		メーカー名	製品分類	分類	用途
8月16日	040816_06	メンター・ジャパン	半導体集積回路	ASIC/ロジック/ゲートアレイ	汎用

FPGA設計フロー

　メンター・グラフィックス・ジャパンは、ＦＰＧＡ設計フローを統合したプリント基板システム設計フローの最新バージョン「ＰＡＤＳ２００４・１Ｊ」を発表した。ＦＰＧＡとプリント基板設計プロセス間の情報を自動的にやり取りでき、設計サイクルの短縮が可能。

新バージョンは、ＦＰＧＡ設計からピンアウト・データを読み取り、自動的に回路図シンボルを作成する。また、サイズの大きなシンボルは読みやすいように小さくすることができる。ＦＰＧＡあるいはプリント基板で設計変更があれば、関連するすべてのファイルを更新する。ＰＡＤＳ製品は、設計入力、レイアウト、自動配線機能を備えた「ＰＡＤＳ　ＰＥ」、これにアナログ・シミュレーションとシグナル・インテグリティ解析機能が付いた「ＰＡＤＳ　ＸＥ」、さらに高速信号用の高度の制約指定や対話型配線機能を備えた「ＰＡＤＳ　ＳＥ」の3製品がある。