060620_03
スリット導入による45ナノメートル世代のロジックIC用低消費電力化の新技術
ロジックＬＳＩの基本構造であるＣＭＯＳトランジスタの低消費電力化では、信号電流が流れるチャンネル部分の抵抗やソース、ドレイン部分の余分な抵抗の削減と、ゲート絶縁膜からのリーク電流の低減が有効とされる。 両社は、スリットを導入することで、トランジスタ上部のカバー膜からチャンネル部にかかる圧力を大きくする工夫を施し、チャンネル部への歪みを大きくすることで抵抗を低減させ、信号電流を増加させた。 また、窒素が低濃度の絶縁膜と、高濃度の絶縁膜の２層構造にすることで、ゲートリーク電流を半減させ、寿命も約１００倍向上させた。さらに、高温でミリ秒単位の短時間での熱処理を加えるレーザースパイクアニール技術を適用することで、ソースやドレイン部での不純物拡散を抑制し、寄生抵抗を半減させた。 この三つの組み合わせにより、同じクロック周波数とリーク電流で、電圧を１ボルトから０.８５ボルトに低減可能となり、消費電力を３０％削減した。現在量産中の９０ナノメートル世代のＬＳＩと比較して、面積と消費電力を約４分の１にできるとしている。 この技術は、ホノルルで開催されたＶＬＳＩテクノロジ・シンポジウムで発表された。 |
|||||||||||||
