電波プロダクトニュース



061020_03
 
日付 メーカー名 製品分類 分類 用途
10月20日061020_03 サムスン電子 半導体集積回路 メモリー パソコン・OA機器・LAN用

路線幅50ナノの微細技術を利用した1GビットDDR2SDRAMの試作に成功



 【ソウル支局】韓国のサムスン電子は19日、回路線幅50ナノメートル(ナノは10億分の1)の微細加工技術を使用した1ギガビットDDR2SDRAMの試作品開発に成功したと発表した。DRAM製造に使用される加工技術は、現在のところ80ナノメートルが最も微細の技術。今回50ナノ技術による製造が可能になったことで、シリコンウエハー1枚当たりのDRAM生産量は2倍に拡大する。

 サムスンは、50ナノ技術による1ギガビットDRAMを08年第1四半期から量産する計画で、マイクロソフトの新しいウインドウズOS「ビスタ」を搭載したPC市場をターゲットに販売展開する。

 MSでは「ビスタ」を動作するPCシステムのメインメモリー容量として、1ギガバイトを推奨。1ギガバイトのメモリーモジュールを形成するためには、1つの回路基板に512メガビットDRAMなら16個を集積する必要があるが、1ギガビットDRAMチップでは8個で済む。

 記者発表の席で、サムスンの趙南勇副社長は「50ナノ技術によるDRAMは08年に量産に着手して、2011年には550億ドル規模の世界市場を作り上げるだろう」と語った。

 また同社では当初、最も収益性の高い、高性能コンピュータ市場をターゲットとするが、その後はPCのメーンメモリーとして浸透させ、徐々にグラフィクスやモバイルDRAMチップ向けの新たなアプリケーション市場も開拓。これにより、現在同社のDRAM売上げの45%を占めるPC市場を縮小し、非PC市場の売上げ比率を高める考えだ。

 50ナノ技術では、80ナノ技術より2倍、60ナノ技術を使った場合より55%多くDRAMを生産できる。また3Gトランジスタ構造により、リフレッシュタイム(再充電時間)が改善され、消費電力も減少。

 今回の50ナノ技術によるDRAMチップの開発には、3次元トランジスタ技術RCAT、SEGほか、高誘電率(High―K)材料の多層化学蒸着技術が活用された。

| 全新製品情報 | 一般電子部品:製品別リスト |
|
電子デバイス:製品別リスト | 電子デバイス:用途別リスト|
|
ホームページへ戻る | 次データへ |