65ナノのシリコン・オン・インシュレータ（SOI）プロセス技術による世界最速の混載eDRAM

　【ニューヨーク支局】米ＩＢＭは１４日、世界最速のアクセスタイムを実現するｅＤＲＡＭ（混載ＤＲＡＭ）を開発したと発表した。線幅６５ナノメートルのＳＯＩ（シリコン・オン・インシュレータ）プロセス技術で設計され、低消費電力でマルチコアのＭＰＵ性能を倍増させることができる。０８年にも商用生産の見通しだ。

　ｅＤＲＡＭは、１個のチップにＡＳＩＣやプロセッサとＤＲＡＭを混載したもので、バス幅を広げ処理速度を高速化できる。従来、プロセッサなどロジック回路を含むＬＳＩには、統合の難しさなどからＳＲＡＭが多く使用されてきた。

　深溝キャパシタ採用の６５ナノメートルＳＯＩで設計されたＩＢＭのｅＤＲＡＭ技術は、ＳＲＡＭに比べ実装面積約３分の１で、待機時の消費電力が５分の１ながら、オンプロセッサのメモリー性能を劇的に改善する。ＩＢＭでは、この新技術は同社の４５ナノメートルのＭＰＵロードマップの主要機能になると期待している。

　同社で４５ナノメートル技術開発を指揮するディスティングイッシュド・エンジニアのサブラマニアン・アイヤー氏は「半導体部品は原子スケールに到達し、チップレベルでの設計革新にとっては、材料科学がムーアの法則を継続させるための重要な要素となっている。今回の新技術の開発は、ＭＰＵ設計革新のきわめて重要な分野での当社のリーダーシップを内外にさらに示すものとなる」と語った。

　同社は先に、米ＡＭＤ、ソニー、東芝と共同で、４５ナノメートル以下の微細加工技術でも漏れ電流の少ない高性能トランジスタを実現する技術「Ｈｉｇｈ―ｋ（高誘電率）金属ゲート」を開発したばかりだ。

　世界最速のｅＤＲＡＭ技術は、１５日まで米サンフランシスコで開催した半導体のオリンピック「ＩＳＳＣＣ」で発表した。