FPGAの新製品としてSC,SC/Mファミリーのコストを低減するFreedomChip設計手法

　ラティスセミコンダクターは、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）の新製品として、ＳＣ、ＳＣ／Ｍファミリーのコストを低減する「ＦｒｅｅｄｏｍＣｈｉｐ」設計手法を発表した。顧客は、ピン互換のこの新設計手法に変換することにより、ＳＣ／Ｍの価格を、大量用途では３０―７５％削減できる。

　ＦｒｅｅｄｏｍＣｈｉｐ手法は、顧客の設計に対するＳＣ／Ｍのダイを包括的にテスト。スキャンロジックの自動挿入と、専用のシリコンテスト機能で、顧客のネットリストは、カスタムテスト済みのシリコンへ低コストで実装される。

　これにより従来、ストラクチャードＡＳＩＣのバックエンド設計変換に見られた作業の困難性と、変換に伴うエラーを排除する。設計やデバイスに依存することなく、このテスト技術を用いて、通常９９％以上の故障検出率を達成する。タイミング互換性は１００％。

　この設計手法の利用で、顧客は標準のＳＣ／ＭのＦＰＧＡを用いて設計、デバッグし、量産を開始しながらシステム設計の完成度を高める。

　量産時のＦｒｅｅｄｏｍＣｈｉｐ品は、集積度によって異なるが、最小個数は１２００―３６００個で、受注後１２週間以内に出荷できる。