533メガヘルツのDDR3メモリー・インターフェースで速度が毎秒1067メガビット以上に達し競合FPGAに比べ33％高速なメモリー性能を実現したFPGA「Stratix�V」ファミリー

　米アルテラは、５３３メガヘルツのＤＤＲ３メモリー・インターフェイス性能を達成したＳｔｒａｔｉｘ�V　ＦＰＧＡファミリーを発表した。

　 このＦＰＧＡは、ＤＤＲ３メモリー・インターフェイスの速度が毎秒１０６７メガビット以上に達し、競合するＦＰＧＡに比べ、３３％高速なメモリー性能を実現している。

　 ＤＤＲ３メモリーの利点を生かすよう設計されたＳｔｒａｔｉｘ�Vファミリーは、リード/ライト・レベリング機能、ＤＱデスキューのためのＩ/Ｏ遅延、ダイナミック・オンチップ・ターミネーションなど、様々な電圧と温度に対応するためのリコンフィギュレーションが可能なＰＬＬ（フェーズ・ロック・ループ）を提供する業界唯一のＦＰＧＡとなっている。

　 ＪＥＳＤ７９−３、ＪＥＤＥＣ　ＤＤＲ３　ＳＤＲＡＭにも完全準拠している。

　 また、同社のＱｕａｒｔｕｓ�Uソフトウエア・バージョン７・２には、様々なメモリー・サプライヤから提供されているＤＩＭＭに自動的に適応し、高性能メモリー・インターフェイスのデザインを大幅に簡素化する、ＤＤＲ３　ＰＨＹウィザードとコントローラＩＰが含まれている。

　 ５３３メガヘルツのＤＤＲ３メモリー帯域幅を提供するＳｔｒａｔｉｘ�V　ＦＰＧＡは現在、出荷中。