電波プロダクトニュース



080212_03
 
日付 メーカー名 製品分類 分類 用途
2月12日080212_03 東芝 半導体集積回路 メモリー デジタル情報家電用

56ナノ世代の16ギガビット品に比べチップ面積を約30%削減した最先端の43ナノプロセス使用で1チップ16ギガビット(2ギガバイト)の大容量を実現したNAND型フラッシュメモリー


 東芝は、最先端43ナノメートルプロセスを用い、1チップで16ギガビット(2ギガバイト)の大容量を実現するNAND型フラッシュメモリーを開発した。43ナノメートルプロセスでは高電圧印加時の誤書き込みを防ぐため、メモリーセルの両端にダミーワード線を設けるが、チップ面積の増大につながる。

 同社では、並列メモリーセル数を従来の32セルの2倍にし、さらに両端にダミーワード線を加えた66セルにした。これにより、メモリーセルの両側にあるセレクトゲートの数を削減し、面積効率を向上させた。

 また、周辺回路で、高電圧スイッチを入れることでコントロールゲートドライバーを共有化し、電源用配線をセルアレイ上に通すなど設計の見直しにより、チップ面積を削減した。

 微細化と合わせ、これらの技術を適用することで、56ナノメートル世代の同容量品に対しチップ面積を約30%削減し、16ギガビット品で約120平方ミリメートルのチップサイズを実現している。

 同社では、この新技術を使った16ギガビット品を7日からサンプル出荷しており、3月から四日市工場で量産を開始する。08年第3四半期(7―9月)の早期に、容量を2倍にした32ギガビット品の量産を開始する予定だ。

 今回の成果は、3日から米国サンフランシスコで開催の半導体国際学会ISSCCで、6日に発表された。


| 全新製品情報 | 一般電子部品:製品別リスト |
|
電子デバイス:製品別リスト | 電子デバイス:用途別リスト|
|
ホームページへ戻る | 次データへ |