消費電力低減と高性能化達成のPCIe2.0準拠のFPGA・Virtex-6ファミリー

　ザイリンクスの４０ナノメートルプロセス技術によるＦＰＧＡ・Ｖｉｒｔｅｘ―６ファミリーが、第２世代の高速インターフェイス規格「ＰＣＩＥｘｐｒｅｓｓ２.０」（ＰＣＩｅ２.０）に準拠、最高帯域を実現した。これにより消費電力を旧世代製品比べて最大５０％低減し、競合製品の１５％の高性能化を達成できる、という。

　 Ｖｉｒｔｅｘ―６に組み込まれた第２世代のＰＣＩＥｘｐｒｅｓｓブロックは、１―８レーンの各構成について、ＰＣＩ―ＳＩＧ・ＰＣＩＥｘｐｒｅｓｓ２.０仕様準拠テストおよび相互運用製のテストに合格。現在、広く使われているシリアル接続標準に対応した同社およびアライアンス・パートナー企業が提供する多彩なデザイン・リソースをさらに充実する。

　 近年、高帯域インターコネクトに対する需要が急速に高まっている。特に、通信、サーバー市場で重要とされる高性能、低消費電力の要件を満たすうえで、ＰＣＩＥｘｐｒｅｓｓ２.０規格は欠かせない。

　 同社は今回の成果で「通信やマルチメディア、サーバー、モバイルプラットフォームのための高帯域ＰＣＩＥｘｐｒｅｓｓ２.０システムの開発を加速、高品位動画やハイエンド医療用イメージング、産業用計器といった用途にも広がっていく」と期待している。