110ナノBiCMOS技術採用の慣性センサー用信号処理IC

　パナソニック　セミコンダクター社は１.８Ｖ系で業界最小ルールの１１０ナノメートルＢｉＣＭＯＳプロセスを採用し、２ミリ角以下の世界最小チップサイズを実現した慣性センサー用信号処理ＩＣを開発した。１月末から新井工場（新潟県妙高市）で量産を開始する。供給形態はチップまたは８インチウエハー。

　 慣性センサー用信号処理ＩＣは、ＤＳＣ、ＤＶＣ、携帯電話、カーナビ・姿勢制御の車載、ゲーム機・玩具などの用途に加え、スマートフォンで搭載が進んでいる加速度センサー、角速度センサーや重力センサー、磁気センサーなどの慣性センサーから出力される微弱信号を増幅、検波、アナログ信号からデジタル信号に変換し、不要信号を除去して後段のマイコンに送る信号処理ＩＣ。

　 チップサイズを小さくすることにより、従来、後段ＬＳＩのマイコンに内蔵していたＡ/Ｄコンバータを信号処理ＩＣに内蔵できた。今回はサンプリング周波数１ｋヘルツ以下、１.６５Ｖ動作、ＳＮ比９９デシベルのデルタシグマ型１６ビットＡ/Ｄコンバータを内蔵した。

　 これまでアナログだった信号処理ＩＣから出力をデジタルにでき、ノイズの回り込みをなくした。後段のマイコンとの接続線が長くても信号劣化がなく、センサーモジュールへの設置を容易にした。センサーモジュールの容積も従来比２０―３０％小さくできる。アナログ部品を削除でき、後段のマイコンのコストダウンも図れる。

　 １.８Ｖ系コアトランジスタプロセスで一般的な１８０ナノメートルＣＭＯＳ、最小ルールでも１５２ナノメートルＣＭＯＳだったのを１１０ナノメートルＢｉＣＭＯＳに微細化。

　 信号処理ＩＣ内の低ノイズアンプ、ドライバー、発振器、検波、Ａ/Ｄコンバータ、内蔵レギュレータのアナログ回路面積を３００ナノメートルＢｉＣＭＯＳプロセス採用の同社従来品の半分に、フィルターのデジタル回路面積を同５分の１に縮小した。信号処理ＩＣチップ面積を３００ナノメートルＢｉＣＭＯＳプロセス品の６０％減にした。

　 トランジスタ自身が、発生するｆ分の１ノイズをＣＭＯＳに比べ１桁から２桁抑えたバイポーラの優位性を活用し、デザインルールを１１０ナノメートルまで微細化した。

　 バイポーラトランジスタ表面から深さ３―５マイクロメートル掘ったディープ・トレンチ・アイソレーション（ＤＴＩ）のトレンチ構造を採用し、ＰＮ接合分離していたバイポーラトランジスタ間の距離を狭めた。これによってバイポーラトランジスタサイズを３００ナノメートルプロセス品の２３％に抑えることができた。