特集:2010年注目の半導体技術

ドリームチップ開発プロジェクト

 次世代の半導体製品を実現するさまざまな技術が開発されている中で、これまでの微細化技術と異なる方向性で「革新的な技術」として、3次元半導体集積化技術が注目を集め、世界各地で活発な開発が行われている。日本国内でも、次世代半導体に不可欠な技術として、多くの半導体メーカーなどが開発に着手している。

  独立行政法人 新エネルギー・産業技術総合開発機構(NEDO)も日本の半導体産業の世界競争力強化を目的に「立体構造新機能集積回路」を『ドリームチップ』と命名し、ドリームチップ開発プロジェクトを実施している。

  3次元半導体集積化技術は、これまで半導体の技術進化の中心であった「微細化技術」を補い、そして微細化技術に頼らない技術進化を実現する「More Moore」「More Than Moore」の代表格として注目を集める。

 画像3

【図1】半導体技術の課題-「微細化」技術の方向性において-

 画像3

【図2】次世代半導体技術としての三次元半導体集積化 -「微細化」技術を補い低炭素社会に寄与する革新的技術-

配線長、最大100分の1に短縮

 50年以上の歴史を持つ半導体の技術進化は、これまで「微細化」による部分が大きく、今も微細化技術の開発は盛んに行われ30―40ナノ加工技術が実用化されている。ただ、微細化が進展するごとに、以前に比べ性能の向上率が低くなり、微細化の限界もささやかれている。微細化により、以前ほど性能が向上しなくなってきている理由の一つとして、高集積化に伴い、半導体チップ内で引き回す配線の長さが長くなっていることある。

  微細化に伴う配線長の伸び、さらには微細化の限界という課題を解決する技術の一つとして、注目を集めているのが3次元半導体集積化技術である。同技術は従来、2次元、面方向で集積化してきた微細化技術に対し、半導体チップを縦方向、立体的に積み重ねていく技術となる。3次元に半導体を積み重ねることができれば、半導体内配線の引き回しの自由度が高まり、配線長が最大で100分の1程度に短縮し、性能速度を4倍に高め、消費電力を半減させることも可能になると考えられている。また、これまで横方向に並べていた半導体チップを積み重ねることで、半導体チップサイズを半減させ、小型化にも大きく貢献するとされる。

  また、メモリーやセンサー、プロセッサなど多様な種類の半導体を、1つのパッケージに集積し、半導体チップ自体が「感じて考える」ような人工知能コンピュータも原理的には可能となり、社会貢献につながる大きな技術革新が望める。

  この「夢の半導体」の実現に向けては、さまざまな技術課題があり、それら技術課題を解決すべくNEDOはドリームチッププロジェクトとして技術開発に取り組んでいる。

  NEDOの3次元半導体集積化技術開発の取り組みは、99年からと、欧米に先駆けて開発をリードしている。現在の「ドリームチッププロジェクト」は、08年度からスタートし12年度までにドリームチップの実用化に向けたさまざまな技術開発成果を達成する計画となっている。

  開発内容は、3次元半導体集積化の実用化に必要な技術を広くカバーするとともに、3次元半導体集積化により大きな技術革新が見込まれる用途に絞った技術開発を実施する。具体的には、実用化に不可欠な各種基盤技術を開発する「多機能高密度3次元集積化技術」と「複数周波数対応通信3次元デバイス技術」「3次元回路再構成可能デバイス技術」の3つのテーマに分かれている。

  「多機能高密度3次元集積化技術」の開発は、現在特に、3次元半導体の設計技術、評価解析技術の研究開発を重視している。

  3次元半導体を設計するには、3次元集積の利点を生かしながら、品質などを安定化するには、複雑度が大きく増し、長い時間を要する。現在3次元集積化した半導体を設計するには3カ月程度の時間を要するが、NEDOでは、高速シミュレーション技術を開発し、半日程度に設計時間を短縮することを目標としている。また製造した3次元半導体を評価解析、検査するテスト技術も従来の半導体評価検査方法では対応できず、新たな技術の開発を検討、進めている。これらの技術を確立することで「設計〜製造〜検査」までの期間を大幅短縮し、実用可能なコストレベルにまで低減させることが期待されている。

画像1

【図3】NEDO技術開発機構委託事業「立体構造新機能集積回路(ドリームチップ)技術開発」

3次元回路再構成可能デバイス技術
 「3次元回路再構成可能デバイス技術」では、多機能高密度3次元集積化技術開発の基盤技術の具体的な応用事例の1つとして開発する技術。成長が続くFPGAなど回路を自由に再構成できるデバイスを3次元集積化の利点を存分に生かして開発しようというもの。

  FPGAに代表される回路再構成可能デバイスはこれまで海外メーカーがリードしてきた分野だが、3次元集積化にいち早く対応したデバイスアーキテクチャを開発し、日本の半導体業界が今後も成長の見込める回路再構成可能デバイス市場に参入、活躍することを狙っている。

  3次元集積化に最も適したプログラマブルデバイスのアーキテクチャを開発し、最終的には4層以上のウエハーレベル積層によるデバイスを試作して動作検証を行う予定。

  「複数周波数対応通信3次元デバイス技術」も、3次元半導体集積化技術により、大きな変化が見込まれる用途分野に着目した技術開発。現在対応する周波数ごとに必要となるRFデバイスを、1つのパッケージに集積し、あらゆる無線通信に1パッケージで対応、無線機器の利便性を高める3次元デバイスを実現しようというもの。開発内容は、RFチップの積層だけではなく、複数周波数に対応した場合に必要となる、可変スイッチ、キャパシタ、インダクタ、アンテナ、フィルターといった周辺回路を、MEMS技術などを応用し実現する技術開発も含んでいる。

  画像2

【図4】ドリームチップ技術開発:実証デバイスイメージ

〈資料提供:(独)新エネルギー・産業技術総合開発機構〉