高密度実装化技術 一段と高度化
0201サイズなど次世代チップ部品の開発本格化
画像1

 高密度実装化技術が一段と高度化している。スマートフォンやタブレットPCは小型で高機能化が進み、高機能モジュールも出現。チップ部品は、最新のマテリアル、プロセス技術を部品に駆使して、小型化を加速。ここにきて0402サイズ以下の次世代サイズの開発が本格化してきたほか、部品内蔵基板用の極薄チップも動き出した。

0402サイズ、メインボードへの搭載に弾み
スマートフォンやタブレット端末では小型、薄型、軽量で高機能化に向けた新製品開発が活発化。そのため、部品実装技術はより高密度化が要求される。

チップ部品は、抵抗器、積層セラミックコンデンサ、積層インダクタ、さらにはサーミスタ、バリスタなどで、0603サイズがそろう。0402サイズもモジュールでの採用に加え、メインボードへの搭載に弾みがついてきた。

0402サイズでは、特性や性能の向上に向けた新製品開発が活発化している。高周波用としてインダクタや積層セラミックコンデンサの高Qタイプを開発。また、積層セラミックコンデンサでは、0402サイズにおいて、6.3V定格で0.22μFの大容量化を実現するなど、技術進展が目覚ましい。また、0603サイズでは、ソルダーレジストでセラミックコンデンサをコーティングすることで、狭間隔での実装が可能となり、新たな高密度実装の提案も始まった。

さらに、複数ラインへの対応としてアレイ化技術の進展も目覚ましい。抵抗器、積層セラミックコンデンサ、インダクタ、LCノイズフィルターなどで、2素子、4素子を1つの部品にしたアレイは、搭載部品点数を削減でき、高密度実装化に貢献するとして特にノイズ対策としての搭載が広がっている。

各種モジュールや、モバイル機器におけるさらなる高密度実装化のために、0402サイズ以下の次世代サイズの開発が進展している。

画像1

0.3×0.15ミリサイズのチップ抵抗器登場
一部の抵抗器メーカーが、チップ抵抗器で0.3×0.15ミリメートルサイズ品を試作した。極小化する上でキーテクノロジーとなるカッティングを高精度化。ダイシング方法を見直し、切断プロセスにおけるパッケージ寸法の公差を従来の±20μmから±5μmに高精度化した。チップ抵抗器では引き続き0201サイズに向けての開発が進む。

積層セラミックコンデンサとインダクタは、0201サイズを試作。いずれもスマートフォンや高機能モジュールなどにおける小型、薄型化を推進する上でキーテクノロジーとなる。

0201サイズは、0.25×0.125×0.125ミリメートル。最小だった0402サイズ(0.4×0.2×0.2ミリメートル)品に比べて体積で約75%減、実装面積で約半分の超高密度実装化が可能になる。

積層セラミックコンデンサの場合は、誘電体セラミックの粒子が均一で微細化し、積層プロセスの高精度制御技術などが要求される。

チップインダクタは薄膜技術を用いることによって、0201サイズを実現。インダクタンス値は3.6nH。フォトリソグラフィ技術による薄膜微細加工でラインおよびスペースだけでなく、コイル内部構造も含めて最先端仕様にしている。高周波インダクタとしての利用が期待されている。

今後、0201サイズ品の商品化は、マウンタやはんだ付け装置といった実装システム、さらにはプリント配線板、接続材料など、関連技術の対応性アップが求められることになる。

スマートフォンやタブレット端末を中心に携帯機器では各種モジュールの搭載が増えている。モジュールは個別部品による回路構成よりも実装密度を高める手段として有効に利用されている。モジュールの小型、高機能化に向けて部品内蔵基板の技術が注目されている。

基板内蔵用極薄チップも開発進む
内蔵するSMDは、基板厚みを薄くするために基板内蔵用の極薄チップの開発が進展する。チップ抵抗器では厚み0.15ミリメートルが開発された。電極は基板内蔵に対応して銅電極を採用し、基板内で銅メッキ接続を可能にしている。

積層セラミックコンデンサは、最新技術として1005サイズの0.05ミリメートル厚で0.1μF、0603サイズの0.05ミリメートル厚では0.01μFを実現。

さらに高周波インダクタの場合は、厚みが0.15ミリメートルクラスの開発が進んでいる。