東京工業大学

IGBTを微細化することでコレクタ‐エミッタ間飽和電圧の低減に成功

画像1
画像1

 東京工業大学 科学技術創成研究院 未来産業技術研究所の筒井一生教授らは、シリコンによる電力制御用の絶縁ゲート形バイポーラトランジスタ(IGBT)をスケーリング(微細化)することで、コレクタ−エミッタ間飽和電圧(Vce(sat))を従来の約70%に、オン抵抗を約50%に低減することに成功した。

 スケーリングには素子寸法の「3次元的微細化」という新スキームを用いた。性能向上はオン動作時の単位面積あたりの電流密度を高めることで実現。現在、主流のシリコン(Si)−IGBTのスケーリングによる性能向上が確認でき、市場のさらなる拡大とともに、電力制御システムの高効率・低価格化につながる技術として、省エネルギー社会への貢献が期待される。

画像1

【 研究成果 】

 図1、2に作製したSi−IGBTの断面と垂直方向の構造、各部の寸法変数を示す。図1の上部(表面)に間隔Sで接近形成した縦のトレンチ(溝)ゲートに挟まれたエミッタ領域から電子電流が流入し、それに応じた正孔電流が下部(裏面)全面のコレクタ領域から流入することで、全体に縦方向のオン状態の電流が流れる。一方、トレンチゲートに加えるゲート電圧の制御によってエミッタからの電子電流の流入を止めることにより正孔電流も止まり、全体がオフの電流遮断状態になる。このようなIGBTの構造と電流をオン・オフする動作は通常のデバイスと変わらない。

 現在、製品化されているIGBTと同様の寸法のデバイスと、新規のスケーリングの概念により微細化した新構造デバイスを製作し、特性を比較した。図3と表1に両デバイスの寸法の比較を示す。寸法の微細化の比率をスケーリングファクタ1/kで表し、従来デバイスがk=1、新デバイスがK=3に対応する。

 断面構造で、トレンチゲート周りの寸法は1/kに比例縮小する一方で、隣接するトレンチゲートまでの距離(W)(図1参照)は一定とした。IGBTの2次元のスケーリングは相補型金属酸化膜半導体(CMOS)のスケーリングと違って縦横のスケーリングが及ぼす効果が逆に働くこともあり、その効果は複雑だが、すでにシミュレーションでは単位面積あたりのオン電流の密度を増大することが予測されていた。その予測を今回、デバイスを試作して初めて実証した。

画像1
 さらに試作に当たってスケーリングパラメータを一部見直すとともに、デバイスの奥行き方向に交互に作られる表面のp形領域とn形領域のピッチ(LpプラスおよびLnプラス)も1/kに縮小した。これはスケーリングで予測されるラッチアップ耐性の劣化に対する対策である。

 図4に試作したSi−IGBTのオン状態でのコレクタ−エミッタ間の電流−電圧特性を示す。同じオン電流密度(飽和電流密度:Ice(sat)、図では200A/cm2)における電圧をエミッタ−コレクタ間飽和電圧(Vce(sat))と呼ぶが、これがk=3のスケーリングで、従来(k=1)に比べ約70%の1.26Vが得られた。また、同じエミッタ−コレクタ間電圧(Vce)における両デバイスの電流比も同図に示し、スケーリングにより電流が約2倍、すなわちオン抵抗が半減したことがわかる。

画像1
 一方、ゲート電圧(Vg)も、スケーリングにより低い電圧(k=3で5Vで動作している。

 また、表1、図4に示すように、寸法とともにIGBTの制御入力の電圧となるゲート電圧(Vg)も従来の15Vから5Vに低下させた。これにより、将来、IGBTを駆動するゲートドライブ回路の消費電力が大幅に低減されるとともに、従来のSi−MOS回路技術との親和性が高まる。

 なお、このスケーリングはIGBTのゲート周りの微細化であり、トランジスタの耐圧を決めるその下のn−ベース層の厚さは変えないので、n−ベース層の厚さの選択によって従来のIGBTが持つ1000―数千Vの耐圧はそのまま維持される。

画像1
 表2に、今回の新構造IGBT(k=3)を現在市場にある製品も含めて比較したベンチマークを示す。VgおよびVce(sat)(常温と150―175 ℃で)の低減が達成された。

 Si−IGBTのスケーリングによる高性能化技術は、2012年に九州工業大学の大村一郎教授らにより理論モデルをベースに提案された。

 スケーリング技術はデバイスシミュレーションに基づく提案だったが、実デバイスでの実証はこれまでなかった。実デバイスの作製には、構造設計において2次元の単純スケーリングスキームを試作に適したものに焼き直して、その特性を予想することや、プロセス技術の探索が要求され、さらにラッチアップ耐性の対応策の検討も必要である。

 また、トランジスタ単体の技術にとどまらず、これを使う回路技術上の課題もあった。このように基礎から応用まで含めた幅広い研究の必要性から現在の日本の産業界だけでこの研究を推進していくことは困難が伴い、産官学の連携が強く望まれていた。

 この課題を解決するため、2014年に産官学のNEDOプロジェクトが始まり、スケーリングによる新構造IGBTの試作研究とそれを生かす回路技術研究を密接に結びつけた体制のもとで研究が推進され、デバイス技術側での重要なマイルストーンとなる今回の研究成果を得た。

【 今後の展開 】

 Si−IGBTは価格の面から少なくとも今後10年はパワーデバイスの主流を占めると予想されているが、一方で、性能向上の限界に近付いているともいわれてきた。今回の成果によって、スケーリングによる性能の向上が確認されたことは、日本がこれからもSi−IGBTという主流市場で価格競争でなく性能による差別化で勝負できるという意味で重要である。

 また今回の実証は1/3のスケーリングであるが、さらにそれ以上の可能性も秘めた技術である。Si−IGBTのエネルギー損失を顕著に低減するこの技術が産業レベルで実用化されれば、電力制御システムの高効率化に直接貢献できる。
<資料提供:東京工業大学>